Topic : Chips 'n Chips Author : Michael Ruge Version : chips_x.hyp (01/05/2001) Subject : Dokumentation/Hardware Nodes : 1505 Index Size : 35662 HCP-Version : 3 Compiled on : Atari @charset : atarist @lang : @default : @help : @options : -i -s +zz -t4 @width : 75 View Ref-File 1. Normaler Eingang 2. Kombinatorischer Ausgang 3. Kombinatorischer Ausgang mit 3-State Möglichkeiten 4. Register Ausgang Die angegebenen Steuersignale haben folgende Bedeutung : AC0 AC1(n) 0 0 Anschluß ist Ausgang 0 1 Anschluß ist Eingang 1 0 3-State Freigabe durch Anschluß 11 1 1 3-State Freigabe durch Produktterm Das SYN-Bit legt fest, ob der Baustein synchrone Ausgänge (d.h. Ausgänge mit Flip-Flops) besitzt. Um Kompatibilität mit der PAL-Matrix zu gewährleisten, wird bei den Anschlüssen 12 und 19 das AC0-Bit durch SYN und das AC1(m)-Bit durch /SYN ersetzt (dabei wird Pin 11 zum Output-Enable /OE und Pin 1 zum Clock). Das XOR-Bit jedes Ausgangs wird zur Festlegung der Polarität benutzt. Es gibt insgesamt 5 verschiedene sinnvolle Möglichkeiten der Ausgangskonfiguration. Die Programmierung der GAL-Bausteine Die Programmierung eines GAL-Bausteines muß immer nach einem bestimmten Schema erfolgen. Dazu muß am Anschluß 2 (EDIT) eine Spannung von 16.5 V angelegt werden. Zum Laden bzw. Auslesen des Bausteins dient ein Schieberegister (Takt: SCLK, Dateneingang: SDIN, Datenausgang: SDOUT), das in den Reihen 0-32 (bzw. 0-40 bei GAL 20V8) eine Länge von 64 Bit hat. In der Reihe 63 (Architecture Control Word) erhöht sich die Länge auf 82 Bit. Zur Steuerung der Programmierung dienen die Leitungen P, /V (Program, /Verify) und /STR (Strobe aktiv Low). Zum Auslesen wird mit den Leitungen RAG 0 bis RAG 5 (P, /V=LOW) eine der 64 Reihen adressiert. Danach wird das Schieberegister mit einem /STR-Impuls geladen und der Inhalt kann am Ausgang SDOUT mit dem Takt SCLK herausgeschoben werden. Bei der Programmierung werden die Daten über SDIN ins Schieberegister geladen (Takt: SCLK), ein /STR-Im- puls von 10 ms Dauer (P, /V=HIGH) beschreibt die entsprechende Reihe. Reihe 61 dient der Programmierung des Kopierschutzes (Security-Fuse). Wird diese Reihe programmiert (SDIN=HIGH), so kann die eigentliche Logik-Matrix nicht mehr ausgelesen werden. Ein Programmiervorgang in Reihe 63 bewirkt, daß der gesamte Baustein wieder gelöscht wird (Bulk-Erase). Fuse Adresse Funktion GAL 16V8 0000 - 2047 Logik-Matrix 2048 - 2055 XOR-Bit für Ausgan 19 - 12 2056 - 2119 Elektronische Signatur UES = 64 Bit für eigene Anwendungen 2120 - 2127 AC1 Bit für Ausgang 19 - 12 2128 - 2191 Produktterm-Freigabe PT0 - PT63 2192 SYN Bit 2193 AC0 Bit weiterblättern Kapitel Der Unterschied zwischen PAL und GAL Chips, Seite 4