•  Back 
  •  %Main 
  •  Index 
  •  Tree View 
  •  Cross references 
  •  Help page 
  •  Show info about hypertext 
  •  View a new file 
Topic       : Chips 'n Chips
Author      : Michael Ruge
Version     : chips_x.hyp (01/05/2001)
Subject     : Dokumentation/Hardware
Nodes       : 1505
Index Size  : 35662
HCP-Version : 3
Compiled on : Atari
@charset    : atarist
@lang       : 
@default    : 
@help       : 
@options    : -i -s +zz -t4
@width      : 75
View Ref-File

   BGOIN, BGG1N, BG2IN und BG3IN sind miteinander verbunden und über 
   einen 1 Kiloohm Widerstand an +5V (Vcc) gelegt.
 
   BBSy und BCLR sind ebenfalls über einen 1 Kiloohm Widerstand mit
   Vcc verbunden, werden aber auch nicht benutzt.

   BG0OUT, BG1OUIT, BG2OUT und BG3OUT sind nicht angeschlossen (weder
   an die Mainboardhardware noch irgendwo an anderen VME Bus Anschlüs-
   sen.
 
   SYSCLK wird vom 16.1207953 MHz Takt (beim TT030) versorgt.
   SERCLK und SERDAT sind nicht vorhanden!
 
   ACFAIL bleibt solange auf LOW-Pegel, solange die Versorgungsspan-
   nungen (+5V, +12V sowie -12V) beim einschalten nicht korrekte Werte
   haben. ACFAIL wird 1 Millisekunde (!) vor verlassen der gültigen
   Spannungsbereiche aktiviert, das Signal verfügt über einen 1 Kilo-
   ohm Pullupwiderstand nach +5V (Vcc).
 
   Adress Modifier 0, Adress Modifier 1, Adress Modifier 2 und Adress
   Modifier 4 sind über einen 1 Kiloohm Pullup-Widerstand mit +5V ver-
   bunden, weiterhin ist das LWORD-Signal mit einem 1 Kiloohm Pullup-
   Widerstand mit +5V verbunden (weil Atari nur einen 16Bit breiten
   Datenbus verwendet hat).

   BERR (Bus Error) und SYSRES (Systemreset) sind direkt mit der Main-
   boardhardware verschaltet. Nach 255 Zyklen bei 16 MHz und fehlenden
   DTACK Signal (nach der aktivierung von Adress Strobe (Adressen sind
   gültig) wird ein Bus Error generiert!
 
   IRQ 1 bis IRQ7 können verwendet werden und haben jeweils einen ei-
   genen 1 Kiloohm Pullup-Widerstand gegen +5V. IRQ3, IRQ5 sowie IRQ6
   kann auch vom Mainboard aktiviert werden! Ein Prioritätssignal der
   Ebene 7 kann durch ein SYSFAIL Signal vom Mainboard ausgelöst wer-
   den! IACK und IACKIN werden ebenfalls von der Mainboardhardware
   gesteuert (der TT030 bzw. MegaSTE ist der Master und daher der
   Interrupthandler), das Signal IACKOUT wird jedoch nicht verwendet.


   VITA - VME bus International Trade Association
 
   VITA                                     VITA
   10229 N. Scottsdale Road, Suite E        P.O. Box 192
   Scottsdale, AZ 85253, USA                5300 AD Zaltbommel
   Tel: (602) 951-8866                      The Netherlands
   HTTP://www.vita.com
   HTTP://www.busandboard.com


   Der VME Bus (von den Firmen Motorola, Mostek, dem Verbund Philips/
   Signetics/Valvo und Thomson-EFCIS) hat seit seiner Vorstellung im 
   Jahre 1981 auf der SYSTEMS in München sich schnell eingelebt in die
   Rechnerarchitekturen. Der VMEbus ist eine weiterentwicklung des 
   Versabus, den die Firma Motorola als 16/32 Bit Bussystems für die
   MC68000 CPU seinerzeit entwickelte. Der VME Bus (VME steht für Versa
   bzw. Versatile Module Europe) besteht entweder aus Europaformat mit
   einem 96 poligen oder aus Doppeleuropaformatigen Steckkarten mit 
   zwei 96 poligen Steckverbindern (welches sämtliche Signale wie 
   Daten- und Adressbus, sowie den Steuersignalen und der Spannungsver-
   sorgung enthalten).

     weiterblättern
     Kapitel Der VME Bus im MegaSTE und TT030, Seite 3