•  Back 
  •  %Main 
  •  Index 
  •  Tree View 
  •  Cross references 
  •  Help page 
  •  Show info about hypertext 
  •  View a new file 
Topic       : Chips 'n Chips
Author      : Michael Ruge
Version     : chips_x.hyp (01/05/2001)
Subject     : Dokumentation/Hardware
Nodes       : 1505
Index Size  : 35662
HCP-Version : 3
Compiled on : Atari
@charset    : atarist
@lang       : 
@default    : 
@help       : 
@options    : -i -s +zz -t4
@width      : 75
View Ref-File

   Ansonsten kann es noch sein, daß Du SIMMs mit 4k-Refresh und
   einer unüblichen Organisation (also Rows != Columns) hast, die wer-
   den auch nicht von allen Chipsätzen in PCs unterstützt, dies ist bei
   der AixTT derselbe Fall! Ob FPM oder EDO Ausführung ist egal.
   EDO (Extended Data Out) hält die Daten eines Lesezugriffs gültig, 
   auch wenn die Spaltenadresse schon wieder ungültig geworden ist 
   also das CAS Signal bereits wieder weggenommen wurde. Das erlaubt 
   beim Lesen, bereits die Reihenadresse für den nächsten Zugriff 
   vorzubereiten, während die Daten noch eingelesen werden. Bei nor-
   malen RAMs geht das nicht, da muß die Spaltenadresse anliegen, 
   damit die Daten gelesen werden können. Auf gut Deutsch: Das CAS 
   Timing ist bei EDO Rams kürzer (25 versus 40 nanosekunden bei 60ns
   DRAM) als bei FPM Rams. Auf üblichen Systemen spart man damit beim
   Lesen jeweils einen Taktzyklus (x-2-2-2 statt x-3-3-3 Burstrate).


   Und der unterschied zwischen einem Single Sided und einem Double 
   Sided Modul ist:
   Single Sided:  1-, 4-, 16-, 64 MB SIMMs
   Double Sided:  2-, 8-, 32 MB SIMMs
   Es gibt jedoch auch 8 MB Single Sided Module, beim Kauf also die 
   Augen auf! Von aussen ist kaum zu erkennen, ob es sich um ein
   SS oder DS Modul handelt. Nur eine kleine Differenz in der Verdrah-
   tung zeigt die Anzahl der RAS Signale, und damit den Typ, indirekt
   an. Zur Unterscheidung von SS und DS Modulen, muß man die Verdrah-
   tung der Pins 33 + 45 betrachten: Sind diese von den Kontaktflächen
   zu der Bestückungsfläche durchverbunden, so handelt es sich um ein
   Double Sided (DS) Modul, andernfalls um ein Single-Sided (SS) Modul.
   Gegenbenenfalls mittels Meßgerät nachmessen!

 
   Die Pinbelegung von PS/2 SIMM Modulen
 
   ---------------------------------------
   |               72 pin SIMM           |
    )                 _                  |
    --|||||||||||||||/ \|||||||||||||||---
      1             36 37             72

   72 pin Fast Page Mode SIMM  256k/512k/1M/2M/4M/8M x 32/36 bit
   pin     assignment|pin  assignment|pin  assignment|pin  assignment
   1       Gnd       |19      A10    |37      MP1    |55      DQ11
   2       DQ0       |20      DQ4    |38      MP3    |56      DQ27
   3       DQ16      |21      DQ20   |39      Gnd    |57      DQ12
   4       DQ1       |22      DQ5    |40      -CAS0  |58      DQ28
   5       DQ17      |23      DQ21   |41      -CAS2  |59      Vcc
   6       DQ2       |24      DQ6    |42      -CAS3  |60      DQ29
   7       DQ18      |25      DQ22   |43      -CAS1  |61      DQ13
   8       DQ3       |26      DQ7    |44      -RAS0  |62      DQ30
   9       DQ19      |27      DQ23   |45      -RAS1  |63      DQ14
   10      Vcc       |28      A7     |46      N/C    |64      DQ31
   11      N/C / PD5 |29      A11    |47      -WE    |65      DQ15
   12      A0        |30      Vcc    |48      N/C    |66      N/C
   13      A1        |31      A8     |49      DQ8    |67      PD1
 Die Presence Detect Pins am PS/2 SIM-Modul.

 IBM als Patentinhaber von PS/2 schreibt PD1 bis PD5, der 
 rest der Hersteller schreibt PD1 bis PD5 oder halt PD0 
 bis PD4 (je nach eigenem Gutdünken, Sonnenstand, Mond-
 finsternis, etc. .....).

 PD5 wird nur bei Modulen des Typs verwendet:
 4M*32, x36, x40 (ECC-Optimized-SIMM)
 8M*32, x36, x40 (ECC-Optimized-SIMM)
 Dann ist Pin 48 (/ECC) auch auf Vss Pegel.

   14      A2        |32      A9     |50      DQ24   |68      PD2
 Die Presence Detect Pins am PS/2 SIM-Modul.

 IBM als Patentinhaber von PS/2 schreibt PD1 bis PD5, der 
 rest der Hersteller schreibt PD1 bis PD5 oder halt PD0 
 bis PD4 (je nach eigenem Gutdünken, Sonnenstand, Mond-
 finsternis, etc. .....).

 PD5 wird nur bei Modulen des Typs verwendet:
 4M*32, x36, x40 (ECC-Optimized-SIMM)
 8M*32, x36, x40 (ECC-Optimized-SIMM)
 Dann ist Pin 48 (/ECC) auch auf Vss Pegel.

   15      A3        |33      -RAS3  |51      DQ9    |69      PD3
 Die Presence Detect Pins am PS/2 SIM-Modul.

 IBM als Patentinhaber von PS/2 schreibt PD1 bis PD5, der 
 rest der Hersteller schreibt PD1 bis PD5 oder halt PD0 
 bis PD4 (je nach eigenem Gutdünken, Sonnenstand, Mond-
 finsternis, etc. .....).

 PD5 wird nur bei Modulen des Typs verwendet:
 4M*32, x36, x40 (ECC-Optimized-SIMM)
 8M*32, x36, x40 (ECC-Optimized-SIMM)
 Dann ist Pin 48 (/ECC) auch auf Vss Pegel.

   16      A4        |34      -RAS2  |52      DQ25   |70      PD4
 Die Presence Detect Pins am PS/2 SIM-Modul.

 IBM als Patentinhaber von PS/2 schreibt PD1 bis PD5, der 
 rest der Hersteller schreibt PD1 bis PD5 oder halt PD0 
 bis PD4 (je nach eigenem Gutdünken, Sonnenstand, Mond-
 finsternis, etc. .....).

 PD5 wird nur bei Modulen des Typs verwendet:
 4M*32, x36, x40 (ECC-Optimized-SIMM)
 8M*32, x36, x40 (ECC-Optimized-SIMM)
 Dann ist Pin 48 (/ECC) auch auf Vss Pegel.

   17      A5        |35      MP2    |53      DQ10   |71      N/C
   18      A6        |36      MP0    |54      DQ26   |72      Gnd


     weiterblättern
     Kapitel Generelles zu H&N-Produkten (PS/2 SIMM Belegung), Seite 3